

نظم المعالجة الغير متجانسة المبنية على
شريحة واحدة لشبكات الجيل الرابع في نظم
الاتصالات اللاسلكية

رسالة دكتوراه مقدمة من

أحمد محمد صادق

ماجستير في هندسة الحاسبات - كلية الهندسة - جامعة
حلوان

الرسالة مقدمة كجزء من متطلبات الحصول على درجة
دكتوراه الفلسفة في الهندسة الكهربائية
(هندسة الحاسبات والنظم)

الملخص

أصبحت الأجهزة المحمولة هي الأجهزة السائدة والأكثر استخداماً في حياة الأشخاص، ولذلك يتم تحول الكثير من التطبيقات والأدوات التي يستخدمها الأشخاص بشكل يومي إلى إصدارات ملائمة للأجهزة المحمولة بما في ذلك الإنترنت فائق السرعة، ومؤتمرات الفيديو والوسائط المتعددة عالية الوضوح.

جميع الأنظمة والبروتوكولات التي تستخدمها هذه التطبيقات تتطور بشكل سريع من أجل تحقيق أداء أفضل وإضافة خدمات جديدة. لهذا، يجب على تصاميم الأجهزة الحديثة الأخذ في الاعتبار هذا التطور السريع في الأنظمة والتقنيات.

أنظمة الاتصالات المعتمدة على البرمجيات (SDR) توفر حل فعال لمواكبة التقدم التكنولوجي من خلال توفير إمكانية دمج أنظمة الاتصالات اللاسلكية الحالية والمستقبلية على أجهزة قابلة لإعادة التهيئة والبرمجة. ومع زيادة المتطلبات الحسابية لأنظمة وخدمات المستقبل، يجب أن تكون أجهزة الاتصالات المعتمدة على البرمجيات قوية بما يكفي لدعم هذه الزيادة في المتطلبات.

من أحد أكثر مكونات أجهزة الاتصالات المعتمدة على البرمجيات التي تحتاج إلى قدرة معالجة عالية هي وحدة فك رموز تصحيح الأخطاء. ولذلك، جميع تصاميم أجهزة الاتصالات المعتمدة على البرمجيات تسند هذه الوظيفة إلى وحدة مستقلة تعمل كوحدة مساعدة في النظام الكلي.

تستخدم أنظمة الاتصالات اللاسلكية لشبكات الجيل الرابع تقنية تصحيح الأخطاء المسماة "رموز الاختبار منخفضة الكثافة" (Low Density Parity Check code) (LDPC) وذلك لقدرتها على تقديم أداء يلاءم أنظمة الاتصالات عالية السرعة.

تستخدم مجموعة من الخوارزميات المسماة "تمرير الرسائل" (Message-Passing) لعملية فك رموز الاختبار منخفضة الكثافة وهي تعمل بشكل تكراري. ويتحدد اسم للخوارزم حسب نوع المعلومات التي يتم تبادلها أو نوع العمليات التي يتم تنفيذها. على سبيل المثال، البت المتقلبة (Bit Flipping) والجمع والضرب (Sum-Product) والأصغر والجمع (Min-Sum) تعتبر جميعها أنواع من خوارزم "تمرير الرسائل".

تتوفر العديد من التصميمات التي تنفذ أنواع مختلفة من خوارزميات "تمرير الرسائل" وتقدم دائماً موازنة بين الأداء السريع ودرجة تعقيد التصميم والمرونة لدعم أنظمة اتصالات مختلفة.

تقدم هذه الرسالة تصميم جديد لوحدة فك رموز الاختبار منخفضة الكثافة قادرة على توفير قدرة حسابية عالية تناسب متطلبات شبكات اتصالات الجيل الرابع وفي الوقت نفسه لديها المرونة اللازمة لدعم الأنظمة المستقبلية. يعتمد التصميم على تنفيذ خوارزميات تمرير الرسائل باستخدام مزيج من الاتصال الفردي والاتصال الجماعي (Unicast and Multicast) بين وحدات المعالجة بهدف تقليل وقت الاتصال فيما بين وحدات المعالجة وفي نفس الوقت بدون زيادة درجة تعقيد وحدات المعالجة.

وحدة فك رموز الاختبار منخفضة الكثافة المقترحة تعمل في وضعين عن طريق تنفيذ اثنين من الخوارزميات. الوضع الأول يستخدم خوارزم الجمع والضرب (Sum-Product) والذي يوفر أفضل أداء من ناحية معدل أخطاء البت (Bit Error Rate) مما يجعله مناسب لتطبيقات الاتصال الحديثة التي تتطلب أفضل دقة تصحيح الخطأ مع معدلات البيانات المعتدلة.

الوضع الثاني يستخدم خوارزم الأصغر والجمع (Min-Sum) والذي يعتبر أقل تعقيداً بشكل كبير ويقدم سرعة معالجة أعلى بشكل كبير مع انخفاض مقبول في معدل أخطاء البت. هذا الوضع مناسب أكثر للظروف التي تتوفر بها نسبة قوة الإشارة إلى التشويش مرتفعة نسبياً (SNR).

ولكي تصبح وحدة فك رموز الاختبار منخفضة الكثافة المقترحة مرنة بشكل يلاءم وجودها في نظام اتصالات يعتمد على البرمجيات (SDR)، فقد تم تقديم تصميم جديد مقترح لشبكة تربط بين وحدات المعالجة وتسمى "Selective Benes".

تم تنفيذ التصميم باستخدام لغة (VHDL) على شريحة (Virtex5 FPGA) باستخدام برنامج XILINX ISE. أظهرت النتائج أن كفاءة استغلال الموارد أفضل بكثير من التصميمات الأخرى. وكان أداء وحدة فك الرموز عند العمل في الوضع الأول 800 Mbps per iteration لرمز طوله 2640 bits ومعدل خطأ $BER=10^{-7}$ عند SNR=2.2 db.

3.49 Gbps per iteration وكان أداء وحدة فك الرموز عند العمل في الوضع الثاني SNR=4.4 db عند $BER=10^{-5}$ ومعدل خطأ 2640 bits لرمز طوله iteration.